Estimado Vicente,
Como seguro que tu duda puede servir para más compañer@s de este curso y de los siguientes, voy a contestarte en este blog de Arquitectura de Ordenadores (AO) que he creado este curso.
Pongo una captura de tu duda:
Primero hago una captura del ejemplo que mencionas para situarnos:
Como comentas, el resultado de la suma esta claro que es 7C (en base 16) y el bit de acarreo C activado.
Primero vamos a recordar los bits que existen:
Voy a intentar explicar con más detalle el texto que no entiendes del ejemplo.
Empiezo copiando todo este texto y poniendo en rojo mis ampliaciones o aclaraciones:
- El resto de bits serán Z=0 (el resultado es distinto de cero) este bit solo se activa a 1 cuando el resultado es cero.
- N=0, ya que en el cálculo de este bit se considera habitualmente que el resultado está representado en complemento a dos (tienes que volver a ver en que consiste este sistema de representación que se crea a partir de aplicar el complemento a 1 al número original, para sumarle 1 a este y convertirlo en complemento a 2), y en esta representación el bit de signo es el más significativo, luego N=0=R7, (R7 es el último bit, el de mayor peso en la suma, el primero seria R0 que tiene el menor valor).
- V=1, (existe un desbordamiento) ya que considerando los datos en complemento a 2, son negativos (dato 1 = -75 , dato 2 = -57) y su suma (resultado correcto = -132) se sale de los límites de representación en complemento 2 con 8 bits (-128,127), luego ha existido desbordamiento.
- Otra forma de verlo es observando que el signo del resultado es positivo (R7=0) y los dos sumandos son negativos. P = 1, para generar un bit de paridad par, P = 0, para generar un bit de paridad impar.
Espero que con estas aclaraciones haya quedado un poco más claro este ejemplo.
(Pulse en la imagen para ver la felicitación)
Solicitar notificaciones
Prueba de Evaluación a Distancia I - CURSO 2013-14
